日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 5月15日

出願番号 Application Number:

特願2003-137822

[ST. 10/C]:

[JP2003-137822]

出 願 人
Applicant(s):

株式会社半導体エネルギー研究所

2004年 2月24日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

P007134

【提出日】

平成15年 5月15日

【あて先】

特許庁長官 殿

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

棚田 好文

【特許出願人】

【識別番号】

000153878

【氏名又は名称】

株式会社半導体エネルギー研究所

【代表者】

山崎 舜平

【手数料の表示】

【予納台帳番号】

002543

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】



【発明の名称】 表示装置の検査回路および検査方法

【特許請求の範囲】

【請求項1】

マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を 入力するための複数のソース信号線と、前記映像信号を入力する行を選択するための複数のゲート信号線とを有する表示装置の検査回路であって、

前記検査回路は、前記複数のソース信号線、もしくは前記複数のゲート信号線 の出力によってデータ取り込みタイミングが制御される複数のラッチ回路と、

複数のNAND回路と、複数のNOR回路と、複数のインバータとでなる判定 回路とを有し、

前記判定回路において、前記複数のNAND回路はそれぞれ、前記複数のイン バータを介して直列接続され、前記複数のNOR回路はそれぞれ、前記複数のイン ンバータを介して直列接続され、

前記複数のラッチ回路の出力はそれぞれ、前記複数のNAND回路の第1の入力端および、前記複数のNOR回路の第1の入力端と電気的に接続され、

前記直列接続されたNAND回路のうち、先頭の前記NAND回路の第2の入力端は、第1の電源と電気的に接続され、最後尾の前記NAND回路の出力端は、第1の検査出力端子と電気的に接続され、

前記直列接続されたNOR回路のうち、先頭の前記NOR回路の第2の入力端は、第2の電源と電気的に接続され、最後尾の前記NOR回路の出力端は、第2の検査出力端子と電気的に接続されることを特徴とする表示装置の検査回路。

【請求項2】

マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を 入力するための複数のソース信号線と、前記映像信号を入力する行を選択するための複数のゲート信号線とを有する表示装置の検査回路であって、

前記検査回路は、前記複数のソース信号線、もしくは前記複数のゲート信号線 の出力によってデータ取り込みタイミングが制御される複数のラッチ回路と、

複数のNAND回路と、複数のNOR回路と、複数のインバータと、ExNO



R回路とでなる判定回路とを有し、

前記判定回路において、前記複数のNAND回路はそれぞれ、前記複数のイン バータを介して直列接続され、前記複数のNOR回路はそれぞれ、前記複数のイン ンバータを介して直列接続され、

前記複数のラッチ回路の出力はそれぞれ、前記複数のNAND回路の第1の入力端および、前記複数のNOR回路の第1の入力端と電気的に接続され、

前記直列接続されたNAND回路のうち、先頭の前記NAND回路の第2の入力端は、第1の電源と電気的に接続され、最後尾の前記NAND回路の出力端は、前記ExNOR回路の第1の入力端と電気的に接続され、

前記直列接続されたNOR回路のうち、先頭の前記NOR回路の第2の入力端は、第2の電源と電気的に接続され、最後尾の前記NOR回路の出力端は、前記ExNOR回路の第1の入力端と電気的に接続され、前記ExNOR回路の出力端は、検査出力端子と電気的に接続されることを特徴とする表示装置の検査回路。

【請求項3】

マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を 入力するための複数のソース信号線と、前記映像信号を入力する行を選択するた めの複数のゲート信号線とを有する表示装置の検査回路であって、

前記検査回路は、前記複数のソース信号線、もしくは前記複数のゲート信号線 の出力によってデータ取り込みタイミングが制御される複数のラッチ回路と、

複数のNAND回路と、複数のNOR回路と、複数のインバータと、ExOR 回路とでなる判定回路とを有し、

前記判定回路において、前記複数のNAND回路はそれぞれ、前記複数のイン バータを介して直列接続され、前記複数のNOR回路はそれぞれ、前記複数のイン ンバータを介して直列接続され、

前記複数のラッチ回路の出力はそれぞれ、前記複数のNAND回路の第1の入力端および、前記複数のNOR回路の第1の入力端と電気的に接続され、

前記直列接続されたNAND回路のうち、先頭の前記NAND回路の第2の入力端は、第1の電源と電気的に接続され、最後尾の前記NAND回路の出力端は

、前記ExNOR回路の第1の入力端と電気的に接続され、

前記直列接続されたNOR回路のうち、先頭の前記NOR回路の第2の入力端は、第2の電源と電気的に接続され、最後尾の前記NOR回路の出力端は、前記ExOR回路の第1の入力端と電気的に接続され、前記ExOR回路の出力端は、検査出力端子と電気的に接続されることを特徴とする表示装置の検査回路。

【請求項4】

マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を 入力するための複数のソース信号線と、前記映像信号を入力する行を選択するた めの複数のゲート信号線と、前記ソース信号線を制御するソースドライバと、前 記ゲート信号線をク制御するゲートドライバとを有し、前記複数の画素の各々に 映像信号を入力して映像表示を行う表示装置の検査方法であって、

ソースドライバ、もしくはゲートドライバを駆動し、前記ソース信号線、もしくは前記ゲート信号線にパルスを出力するステップと、

前記出力されたパルスによって、検査回路内に設けられたラッチ回路を制御し、検査用信号の取り込みを行うステップと、

前記ラッチ回路に取り込まれた検査用信号を一斉に出力し、前記検査回路内に 設けられた判定回路に同時に入力し、前記判定回路から検査出力を得ることを特 徴とする表示装置の検査方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、画素がマトリクス状に配置された画素領域を有する表示装置に設ける検査回路、および表示装置の検査方法に関する。

[0002]

【従来の技術】

液晶ディスプレイ(LCD)や、エレクトロルミネッセンス(EL)ディスプレイ 等をはじめとする表示装置においては、近年大画面化、高精細化が進み、さらに 、画素部と、画素部を制御するための周辺回路を基板上に一体形成することによ る回路の高集積化が進んでいる。

[0003]

製造工程において、パターニング不良、静電破壊(ESD)等による素子破壊が生じた場合、表示装置自体の正常動作が見込めなくなるため、品質検査によって除外されなければならない。一般的に、表示装置の品質検査は、図6(A)に示すような、ソースドライバ603、ゲートドライバ604、画素領域605、信号入力端子606等が形成されたTFT基板601と、対向基板602とを貼り合わせ、完成品であるモジュール600となった段階で、図6(B)に示すように、実際にジグ等を用いて、端子に探針(プローブ)611を接触させて信号を入力、画像もしくは映像(テストパターン612等)の表示を行い、画面の視認によって表示不良の有無を観察することによって行われる。

$[0\ 0\ 0\ 4]$

しかし、この方法によると、表示装置自体がモジュール600としてほぼ完成した段階での検査となるため、不良判定されたモジュールに費やされたコストが大きいといった欠点がある。つまり、回路不良による欠陥は、TFT基板601のみに起因するものであり、対向基板602等の貼り合わせに伴う工程が無駄となる。また、画素部や周辺回路がTFT等によって形成されている基板(TFT基板)のみを製造し、半完成品として出荷するなどといった形態も考えられるが、このような場合、実際の表示で品質検査を行うことは事実上不可能である。つまり、TFT基板の状態で、回路動作が正常かどうかを判断する手段が必要となる。

[0005]

図5は、そのような検査を実現した構成の一例である。基板上に、シフトレジスタ(SR)、NAND回路、ラッチ、D/Aコンバータ(DAC)等でなるデジタルソースドライバ18、ゲートドライバ5、画素3がマトリクス状に配置された画素領域および、スイッチ駆動回路30、アナログスイッチ25、検査ライン27、検査端子28等でなる検査回路が形成されている。

[0006]

図5に示した表示装置は、各ゲート信号線6により当該行に接続された画素を 制御し、映像信号はデジタルソースドライバ18に入力され、ソース信号線9へ と出力され、各画素に書き込まれる。

[0007]

検査回路においては、画素に映像信号が書き込まれることによって保持された 電荷を、アナログスイッチ25をスイッチ駆動回路30によって制御し、順次検 査ライン27を介して検査端子28に取り出すことによって、画素への書込みの 良否の判定を行うものである(特許文献1参照)。また、ソース信号線9のそれぞ れに検査用のパッドを配し、各パッドに探針(プローブ)を当てることによって出 力を検査する方法もある(特許文献2参照)。

[0008]

【特許文献1】

特開2002-116423号公報

【特許文献2】

特許第2618042号

[0009]

【発明が解決しようとする課題】

しかし、上記の特許文献記載の方法によると、高精細、大画面の表示装置においては検査のスループットが著しく低下する点、また、スイッチ駆動回路30等による制御が必須であり、基板上における検査回路の実装面積の拡大等といった問題がある。特に、前者のような方法によると、高精細な表示装置においては現実的でない。

[0010]

本発明は前述の課題に鑑み、極めて簡単な方法により、かつ小規模な検査回路 を用いて、回路動作、線欠陥の有無等の判定が可能な検査回路および検査方法を 提供するものである。

[0011]

【課題を解決するための手段】

前述した課題を解決するため、本発明においては以下のような手段を講じた。

 $[0\ 0\ 1\ 2]$

高精細化に伴って本数の増大したソース信号線、あるいはゲート信号線に出力

される信号を、それぞれ探針によって検査する方法は現実的ではない。そこで本 発明においては、全段から出力される信号を全て検査回路に入力し、それらの入 力のある特定のパターンに対する出力のみを測定する。

[0013]

通常の出力に対する検査回路の出力に対し、あるソース信号線、あるいはゲート信号線の出力が不正である場合には、前述の出力とは異なる出力が得られるようにする。したがって、1箇所ないしは数箇所の出力を測定し、正常な状態で得られるべき出力の形態と比較することによって、良否の判定を行う。

[0014]

本発明の表示装置の検査回路の第1の構成は、マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を入力するための複数のソース信号線と、前記映像信号を入力する行を選択するための複数のゲート信号線とを有する表示装置の検査回路であって、前記検査回路は、前記複数のソース信号線、もしくは前記複数のゲート信号線の出力によってデータ取り込みタイミングが制御される複数のラッチ回路と、

複数のNAND回路と、複数のNOR回路と、複数のインバータとでなる判定回路とを有し、前記判定回路において、前記複数のNAND回路はそれぞれ、前記複数のインバータを介して直列接続され、前記複数のNOR回路はそれぞれ、前記複数のインバータを介して直列接続され、前記複数のラッチ回路の出力はそれぞれ、前記複数のNAND回路の第1の入力端および、前記複数のNOR回路の第1の入力端と電気的に接続され、前記直列接続されたNAND回路のうち、先頭の前記NAND回路の第2の入力端は、第1の電源と電気的に接続され、最後尾の前記NAND回路の出力端は、第1の検査出力端子と電気的に接続され、前記直列接続されたNOR回路のうち、先頭の前記NOR回路の第2の入力端は、第2の電源と電気的に接続され、最後尾の前記NOR回路の出力端は、第2の検査出力端子と電気的に接続されたことを特徴とする。

[0015]

このような構成とすることにより、表示装置自体が有する駆動回路を通常動作もしくはそれに準ずる動作をさせた上での検査が可能であり、実動作に近い状態

で不良判定が可能である。また、極めて簡単な手順による検査が可能であり、検査回路の実装面積も小規模なもので済む。

[0016]

また、上記の構成に、ExNOR回路を追加して検査回路を構成し、第2の構成としても良い。この場合は、2入力ExNOR回路を用い、第1の入力端に、前記最後尾のNAND回路の出力端が電気的に接続され、第2の入力端に、前記最後尾のNOR回路の出力端が電気的に接続された構成を特徴とする。

[0017]

さらに、ExNOR回路に代わり、ExOR回路を用い、第3の構成としても 良い。この場合は、2入力ExOR回路を用い、第1の入力端に、前記最後尾の NAND回路の出力端が電気的に接続され、第2の入力端に、前記最後尾のNO R回路の出力端が電気的に接続された構成を特徴とする。

[0018]

また、本発明の表示装置の検査方法の特徴は、マトリクス状に配置された複数の画素と、前記複数の画素の各々に映像信号を入力するための複数のソース信号線と、前記映像信号を入力する行を選択するための複数のゲート信号線と、前記ソース信号線を制御するソースドライバと、前記ゲート信号線をク制御するゲートドライバとを有し、前記複数の画素の各々に映像信号を入力して映像表示を行う表示装置の検査方法であって、

ソースドライバ、もしくはゲートドライバを駆動し、前記ソース信号線、もしくは前記ゲート信号線にパルスを出力するステップと、前記出力されたパルスによって、検査回路内に設けられたラッチ回路を制御し、検査用信号の取り込みを行うステップと、

前記ラッチ回路に取り込まれた検査用信号を一斉に出力し、前記検査回路内に 設けられた判定回路に同時に入力し、前記判定回路から検査出力を得ることを特 徴とする。

$[0\ 0\ 1\ 9\]$

つまり、ドライバ全段の出力を用いて検査回路を駆動し、その出力を測定する ことで不良判定を行う。よって、高精細化、大画面化に伴って信号線数が増大し た場合にも、検査工程が煩雑にならず、常に簡単な検査工程が実現する。

[0020]

【発明の実施の形態】

図1 (A) に、本発明の一実施形態を示す。基板上に、ソースドライバ101、ゲートドライバ102、画素領域106、検査回路、出力端子107が形成されている。画素領域106は、複数の画素105がマトリクス状に配置されてなり、各画素は、ソース信号線013、ゲート信号線104によって制御される。

[0021]

ソースドライバ101は、クロック信号(SCK)、スタートパルス(SSP)の入力により、SR、NAND回路において順次サンプリングパルスを出力する。その後、レベルシフタ、バッファにおいて、振幅変換あるいは増幅を受け、映像信号(Data)のサンプリングを行い、順次ソース信号線(S1~Sn)へと出力する。

[0022]

ゲートドライバ102は、クロック信号(GCK)、スタートパルス(GSP)の入力により、SR、NAND回路において順次行選択パルスを出力する。その後、レベルシフタ、バッファにおいて、振幅変換あるいは増幅を受け、順次、各行のゲート信号線(G1~Gm)を選択する。

[0023]

検査回路の構成を図1(B)に示す。ここでは、ゲートドライバ102の検査用に設けられた検査回路について説明する。検査回路は、第1ラッチ回路111、第2ラッチ回路112、判定回路113を有する。判定回路113は、複数のNAND114、複数のインバータ116を交互に直列に接続し、さらにゲート信号線(G1 \sim Gm)のそれぞれと接続した回路と、複数のNOR115、複数のインバータ116を交互に直列に接続し、さらにゲート信号線(G1 \sim Gm)のそれぞれと接続した回路とが並列に設けられ、双方の最終段出力は、検査出力端子107a、107bに取り出される。

[0024]

具体的には、判定回路111における、1段目のNANDの第1の入力端には

[0025]

一方、1段目のNOR113の第1の入力端には、電源(VSS)が接続され、第2の入力端には、ゲート信号線(G1)が接続され、出力端は、1段目のインバータの入力端に接続されている。1段目のインバータの出力端は、2段目のNORの第1の入力端に接続されている。2段目以降、あるk段目において、k段目のNORの第1の入力端には、k-1段目のインバータ出力端が接続され、第2の入力端には、ゲート信号線(Gk)が接続され、出力端は、k段目のインバータの入力端に接続されている。k段目のインバータの出力端は、k+1段目のNORの第1の入力端に接続されている。最終段のインバータ出力が、検査出力端子107bに取り出される。

[0026]

続いて、実際の検査の手順について、図1(A)(B)、および図2を用いて示す。ここでは、ゲートドライバ対象とした例について説明する。

[0027]

検査にあたり、ゲートドライバ102を動作させる。動作方法としては、通常の映像表示を行う場合と同様で構わない。

[0028]

図2(A)に、ゲートドライバ102および検査回路の簡単なタイミングチャートを示し、以下にその動作について順次説明する。図2(A)には、ドライバ側入力信号として、クロック信号(GCK)、スタートパルス(GSP)、検査回路側入力信号として、検査用クロック信号(CCK1、CCK2)、検査用デ

ータラッチ信号(CLAT)、出力信号として、1行目~4行目、m行目の行選択パルス(SROut $1\sim4$ 、m)、検査回路ラッチ出力(C $1\sim$ C4、Cm)を示している。

[0029]

まず、第1フレーム期間(Period 1)について説明する。クロック信号 (GCK)とスタートパルス (GSP) 201に従ってシフトレジスタが動作し、行選択パルス203を順次出力する。行選択パルス203はその後、それぞれ振幅変換、あるいは増幅を受け、各行のゲート信号線を選択する。

[0030]

一方、順次出力される行選択パルス203は、検査回路内の第1ラッチ回路111に入力され、検査用クロック信号(CCK1、CCK2)205もしくは206の取り込みを行う。この期間(Period1)においては、全ての第1ラッチ回路において、Hレベルが取り込まれる。行選択パルスが1行目から最終行まで出力され、検査回路内の第1ラッチ回路111の全段での取り込みが完了した後、検査用データラッチ信号(CLAT)207が入力され、第1ラッチ回路111に保持されていたデータは一斉に第2ラッチ回路112に転送される。

[0031]

このとき、検査回路ラッチ出力($C1\sim C4$ 、Cm)は、図2(A)に示すとおり、全CH レベルとなる($2\cdot 11$)。

[0032]

次に、第2フレーム期間(Period2)に移る。第1フレーム期間と同様に、クロック信号とスタートパルス202に従い、行選択パルス204が順次出力され、各行のゲート信号線を選択する。

[0033]

その後も同様に、順次出力される行選択パルス204は、検査回路内の第1ラッチ回路111に入力され、検査用クロック信号(CCK1、CCK2)205 もしくは206の取り込みを行う。この期間(Period2)においては、全ての第1ラッチ回路において、Lレベルが取り込まれる。行選択パルスが1行目から最終行まで出力され、検査回路内の第1ラッチ回路111の全段での取り込

みが完了した後、検査用データラッチ信号(CLAT)207が入力され、第1 ラッチ回路111に保持されていたデータは一斉に第2ラッチ回路112に転送 される。

[0034]

このとき、検査回路ラッチ出力($C1\sim C4$ 、Cm)は、図2(A)に示すとおり、全てLレベルとなる(212)。

[0035]

次に、検査回路の動作等について説明する。今、211で示される期間において、検査回路ラッチ出力(C1~C4、Cm)には、全段においてHレベルが出力されている。よって判定回路は、図3(A)に示すような状態となる。NAND301の第1の入力端には、電源(VDD)が入力され、第2の入力端には、Hレベルが入力されている。よってNAND301の出力はLレベルとなる。さらにこの出力は、インバータを介して反転し、次段のNANDに入力される。以後これを繰り返し、最終的に、検査出力端子303には、Hレベルが出力される。

[0036]

一方、NOR302の第1の入力端には、電源(VSS)が入力され、第2の入力端には、Hレベルが入力されている。よってNOR302の出力はLレベルとなる。さらにこの出力は、インバータを介して反転し、次段のNORに入力される。以後これを繰り返し、最終的に、検査出力端子304には、Hレベルが出力される。

[0037]

次に、211で示される期間においては、検査回路ラッチ出力(C1~C4、Cm)には、全段においてLレベルが出力されている。よって判定回路は、図3(B)に示すような状態となる。前述と同様に、全ての検査回路ラッチ出力(C1~C4、Cm)に接続されたNAND、NORが動作し、この場合、検査出力端子303、304には、いずれもLレベルが出力される。

[0038]

この場合の検査出力端子の状態、すなわちソース信号線出力が全段にわたって Hレベルの場合、検査出力端子にはいずれもHレベルが出力され、ソース信号線 が全段にわたってLレベルの場合、検査出力端子にはいずれもLレベルが出力される状態が、正常な検査出力である。

[0039]

ここで、ゲートドライバ側に何らかの不良箇所が存在する場合、行選択パルス が正常に出力されない場合には、当該行選択パルスによって動作する検査回路内 のラッチ回路において、正常な検査信号が取り込まれないため、前述の検査出力 とは異なった出力を得る。よって不良判定が可能である。

[0040]

また、図3 (B) に示すように、検査用クロック信号(CCK1、CCK2)を、ゲートドライバの帰線期間を除く期間で、ゲートドライバ側クロック信号(GCK)と同じ周波数のクロック信号として入力することで、ある行で行選択パルスの出力タイミング不正が生じた場合においても、検査出力をもって不良判定が可能である。

[0041]

具体的には、シフトレジスタ部のTFT不良等により、順次出力されるべき行選択パルスが、ある点でパルス幅が広がる等の不良が生ずることがある。通常、クロック信号を用いて制御するシフトレジスタにおいては、クロック信号のアップエッジもしくはダウンエッジにおいて動作トリガとしている場合が多いため、パルス幅不正等は、クロック半周期分程度の広がりとなる場合が多い。検査回路内のラッチ動作のタイミングが、ここで述べたような不正パルスによって決定された場合、図2(A)に示したような検査用クロック信号では、正常と判定されてしまうが、図2(B)に示したような検査用クロック信号を用いると、不正なタイミングでラッチ回路が動作した場合、取り込み時のデータの論理が反転するため、精度良く不良判定が可能である。

[0042]

また、ここではゲートドライバに設けた検査回路について説明してきたが、図 1 (A) にも示したように、点順次サンプリングを行うソースドライバにおいて も、クロック信号とスタートパルスに従って出力されるサンプリングパルスを用いて同様の検査回路による不良判定が可能である。

[0043]

また、図1(A)において、映像信号(Data)入力形式がアナログ形式である場合、検査時のみ、実際の映像信号の最大振幅と同程度のデジタル信号を検査信号として入力することで、デジタル形式、アナログ形式に制限なく、検査が可能である。

[0044]

なお、判定回路において、NANDを用いて構成された回路の側に接続された 検査出力端子の出力(第1の出力端)と、NORを用いて構成された回路の側に 接続された検査出力端子の出力(第2の出力端)が、デジタル映像信号がHレベ ル、Lレベルいずれの場合においても、同じ出力が得られる場合が正常であり、 何らかの不良判定が現れる場合には、2つの検査出力端子の出力が異なる。つま り、第1の出力端と第2の出力端が常に、いずれもHレベル、もしくはいずれも Lレベルとなっているならば正常であり、何らかの不良がある場合には、必ず一 方がHレベル、他方がLレベルとなる出力が現れる。

[0045]

よって、図4(A)(B)に示すように、2つの検査出力端子に現れる信号を入力とするExNOR(Exclusive-NOR)401をさらに接続し、ExNOR401の出力がHレベルであるか、Lレベルであるかによって、良否の判定を行っても良い。図4(B)に示す構成によると、ExNOR401の出力がHレベルであれば良品判定、Lレベルであれは不良判定となる。また、ExNOR401の代わりに、ExOR(Exclusive-OR)を用いても同様である。この場合、ExOR出力がLレベルであれば良品判定、Hレベルであれば不良判定となる。

[0046]

また、図1、図4等に示した検査回路は、表示装置の実仕様上の動作に関して は必要のない回路である。よって、画素領域を形成し、完成品のモジュールとし て基板から所望のサイズに分断する際、同時に除去しても良い。

【発明の効果】

本発明によって、実際のテストパターン表示の視認による検査を行わなくとも

、TFT基板の状態での良否が判定可能なため、小規模な検査回路によって、極めて簡単に、効率的な品質検査を可能とする。

[0047]


特に、点順次駆動を行うドライバを有する場合の検査に適する。映像信号入力はデジタル形式であっても、アナログ形式であっても構わない。かつ、通常表示の場合と同様の手順に極めて近い条件でドライバを動作させての検査が可能であり、極めて簡単な手順によって、高精度な検査が可能である。加えて、ソース信号線の本数に関係なく、検査出力端子の出力のHレベル/Lレベルを確認するのみで、全段にわたっての欠陥の有無が即座に判定可能なため、大画面、高精細なパネルに用いられる表示装置の検査にも有効である。


【図面の簡単な説明】

- 【図1】 本発明の一実施形態を示す図。
- 【図2】 ゲートドライバおよび検査回路の動作タイミングチャートを示す 図。
 - 【図3】 正常動作時の検査回路動作と検査出力例を示す図。
 - 【図4】 本発明の他の一実施形態示す図。
 - 【図5】 従来の検査回路を有する表示装置の構成を示す図。
 - 【図6】 モジュールの形態と、探針を用いた品質検査の概略を示す図。


【書類名】 図面


【図1】







【図2】







【図3】






【図4】





【図5】





1 : TFT

2 :保持容量 3 : 画素

16:端子 18:デジタルソースドライバ 22:デジタルビデオ信号入力端子 23:デジタルビデオライン 25:アナログスイッチ 27:検査ライン 28:検査端子 30:スイッチ制御回路 5 :ゲートドライバ 6 :ゲート信号線 9 :ソース信号線 15:共通電極配線

【図6】





【書類名】 要約書

【要約】

【課題】 小規模な回路を用いて、簡単かつ正確な不良判定の可能な検査回路およびその方法を提供する。

【解決手段】 本発明の検査回路は、ラッチ回路および、複数のNAND回路を複数のインバータを介して直列した構成と、複数のNOR回路を前記複数のインバータを介して直列接続した構成を有する判定回路とを有し、画素部に設けられた複数のソース信号線またはゲート信号線のそれぞれの出力パルスを用いて前記ラッチ回路を駆動し、検査用信号を取得し、当該検査用信号をNAND回路およびNOR回路の1入力端に入力し、直列接続されたNAND回路およびNOR回路の最終段から検査出力を得る。

【選択図】 図1

特願2003-137822

出願人履歴情報

識別番号

[000153878]

1. 変更年月日

1990年 8月17日

[変更理由]

新規登録

住 所 氏 名

神奈川県厚木市長谷398番地

株式会社半導体エネルギー研究所